什么是内存时序？
内存时序（Memory timings或RAM timings）即描述同步动态随机存取存储器（SDRAM）性能的四个参数：CL、TRCD、TRP 和 TRAS , 单位为时钟周期，通常被写为四个用破折号分隔开的数字，例如7-8-8-24。有时还会加入第五个参数：命令速率（Command rate），通常为2T或者1T，也写作2N、1N。
这些参数指定了影响随机存取存储器速度的潜伏时间（延迟时间）。较低的数字通常意味着更快的性能。决定系统性能的最终元素是实际的延迟时间，通常以纳秒为单位。
如何决定内存性能的快慢？
当将存储器时序转换为实际的延迟时，最重要的是注意它是以时钟周期为单位。如果不知道时钟周期的时间，就不可能了解一组数字是否比另一组数字更快。
例如：
DDR3-2000存储器的频率是1000 MHz，其周期为1 ns。基于这个1 ns的时钟，CL=7给出的绝对延迟为7 ns。而更快的DDR3-2666（时钟1333 MHz，每个周期0.75 ns）则可能用更大的CL=9，但产生的绝对延迟6.75 ns更短。
定义：
CAS潜伏时间（CL）：发送一个列地址到存储器与数据开始反应之前的周期数。这是从已经打开正确行的DRAM读取第一比特存储器所需的周期数。与其他数字不同，这不是最大值，而是存储器控制器和存储器之间必须达成的确切数字。
行地址到列地址延迟（TRCD ）：打开一行存储器并访问其中的列所需的最小时钟周期数。从DRAM的非活动行读取第一位存储器的时间是TRCD + CL。
行预充电时间（TRP）：发出预充电命令与打开下一行之间所需的最小时钟周期数。从一个非正确打开行的DRAM读取存储器第一比特的时间是TRP + TRCD + CL。
行活动时间（TRAS）：行活动命令与发出预充电命令之间所需的最小时钟周期数。这是内部刷新行所需的时间，并与TRCD重叠。在SDRAM模块中，它只是TRCD + CL。否则，约等于TRCD + 2×CL。
参考资料
About this Post
This post is written by Andy, licensed under CC BY-NC 4.0.